در ادامه مطلب می توانید تکه هایی از ابتدای این پایان نامه را بخوانید

دانشگاه آزاد اسلامی

واحد تهران جنوب

دانشکده تحصیلات تکمیلی

سمینار برای دریافت درجه کارشناسی ارشد

مهندسی برق – الکترونیک

عنوان:

مطالعه مشخصه های الکتریکی DG-SOI MOSFETs

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی گردد

تکه هایی از متن به عنوان نمونه : (ممکن می باشد هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود اما در فایل دانلودی همه چیز مرتب و کامل می باشد)
چکیده
در این سمینار مشخصه های DG-SOI MOSFET در جهت بهینه سازی عملکرد این ترانزیستور مورد مطالعه قرار گرفته می باشد. برای بهینه سازی از روش تغییر ابعاد ترانزیستورها و کاهش ولتاژ تغذیه بهره گیری شده می باشد. مزایا، چگونگی بکارگیری در مدار و ساختارهای مختلف افزاره ماسفت دو گیتی سیلیکان بر روی عایق (DG-SOI MOSFET) مورد مطالعه قرار گرفته می باشد. ماسفت دو گیتی به عنوان افزاره مناسب، و ناحیه زیر آستانه به عنوان مناسب ترین ناحیه برای کاربردهای توان پایین معرفی شده اند. اثرات تغییر پارامترهای ساختاری بر روی مشخصات الکتریکی افزاره نانومتری DG-SOI MOSFET در ناحیه زیر آستانه، با بهره گیری از شبیه سازی در نرم افزار ISE-TCAD مورد مطالعه قرار گرفته می باشد. شبیه سازیهای انجام شده نشان می دهند که کاهش ضخامت بدنه منجر به کاهش ارتفاع سد پتانسیل و افزایش خازن موثر گیت (CG,eff) می گردد، در صورتی که جریان حالت روشن افزاره (ION) کاهش می یابد؛ این امر ناشی از کاهش قابلیت حرکت الکترون ها در اثر کاهش ضخامت بدنه می باشد. با کاهش طول نواحی سورس و درین (LD,LS)، خازن های لبه ای (CFringe) کوچک می گردند و در نتیجه CG,eff کاهش می یابد، این در حالی می باشد که مشصخه ولتاژ جریان و نیز ارتفاع سد پتانسیل تغییر چندانی نمی کنند. مطالعه های انجام شده بر روی طول ناحیه ناهمپوشانی گیت (Lun) حاکی از آن می باشد که افزایش Lun باعث کمتر شدن CG,eff و اثر کاهش سد پتانسیل القا شده توسط درین (DIBL)، و نیز افزایش نسبت جریان حالت روشن به حالت خاموش افزاره (ION/IOFF) می گردد.
مقدمه
در دو دهه گذشته، فناوری CMOS به سرعت حوزه مدارهای مجتمع را در برگرفته و راهکارهایی ارزان و کارا عرضه نموده می باشد. اگرچه افزاره دو قطبی سیلیکان هنوز کاربردهای مناسب خود را دارد اما امروزه فقط فرایندهای CMOS به صورت یک انتخاب موفق برای مجتمع سازی سیستم های پیچیده سیگنال مرکب (دیجیتال – آنالوگ) درآمده می باشد.
افزایش سرعت و کاهش توان مصرفی در مدارهای مجتمع CMOS همواره به عنوان یک هدف اصلی مورد توجه بوده می باشد. در سالهای اخیر نیاز به طراحی افزاره های توان پایین به صورت قابل ملاحظه ای افزایش یافته می باشد.
برای کاهش مصرف توان در مدارهای CMOS از روشهای مختلفی بهره گیری می گردد که به عنوان مثال می توان به تغییر ساختار مدار، کاهش ولتاژ هزینه و تغییر ابعاد ترانزیستورها تصریح نمود. در این سمینار تغییر ابعاد ترانزیستور مورد مطالعه و تحلیل قرار گرفته می باشد.
ساختار فصول به این تبیین می باشد: در فصل اول اهمیت توان مصرفی، اجزای آن و راه های کاهش توان مصرفی اظهار شده می باشد. در فصل دوم، افزاره ماسفت دو گیتی سیلیکان بر روی عایق مورد مطالعه قرار گرفته می باشد. نشان داده شده می باشد، این افزاره برای کاربردهای توان پایین مناسب می باشد. در فصل سوم، با بهره گیری از شبیه سازی کامپیوتری اطلاعات کمی مناسبی جهت بهینه سازی ابعاد افزاره برای کاربردهای توان پایین ارائه شده می باشد.
فصل اول: کلیات
1-1) اهمیت توان مصرفی در مدارهای مجتمع
افزایش سرعت و کاهش توان مصرفی در مدارهای مجتمع CMOS همواره به عنوان یک هدف اصلی مورد توجه بوده می باشد. در سالهای اخیر نیاز به طراحی افزاره های توان پایین به صورت قابل ملاحظه ای افزایش یافته می باشد.
عوامل متعددی بر این افزایش چشمگیر تقاضا موثرند. یک دسته از این عوامل ناشی از رشد سریع کاربردهای پرتابل نظیر کامپیوترهای قابل حمل، تلفن های سلولی و دیگر وسایل مخابراتی قابل حمل می باشد. پرتابل بودن این سیستم ها ابعاد و وزن باتری ها را محدود می کند و محدودیت شدیدی بر مصرف توان افزاره ها می گذارد.
دسته دیگر، ناشی از رشد کاربردهای غیر پرتابل نظیر تجهیزات الکترونیکی پزشکی می باشد که بر پایه مدارهای مجتمع CMOS می باشند و مصرف توان به یک پارامتر بسیار مهم در این سیستم ها تبدیل گشته می باشد.
شکل (1-1) تغییرات چگالی توان (توان بر واحد سطح) برحسب کاهش ابعاد ترانزیستورها را نشان می دهد. با پیشرفت تکنولوژی و کاهش ابعاد تراشه ها اندازه چگالی توان تراشه ها به اندازه قابل توجهی افزایش یافته می باشد. بدین ترتیب، به مقصود جلوگیری از صرف هزینه گزاف بهره گیری از خنک کننده بر روی تراشه ها، لزوم بکارگیری روش هایی برای کاهش توان مصرفی در مدارهای مجتمع CMOS مشخص می گردد. همچنین با گرم شدن تراشه ها عمر دستگاه به شدت کاهش می یابد که می تواند باعث ایجاد معضلات بعدی گردد.
برای کاهش توان مصرفی در مدارهای CMOS از روشهای مختلفی بهره گیری می گردد، به عنوان مثال می توان به تغییر ساختار مدار، کاهش ولتاژ تغذیه و تغییر ابعاد ترانزیستورها تصریح نمود. آشنایی با روش های کاهش توان مصرفی در مدارهای مجتمع CMOS مستلزم دانستن اجزای توان مصرفی در این مدارها می باشد.
تعداد صفحه : 57
قیمت : 14700 تومان

این مطلب رو هم توصیه می کنم بخونین:   تصویربرداری با امواج میلیمتری در شرایط بد جوی مانند مه، ابر ، طوفان های شن

***

—-

پشتیبانی سایت :
****serderehi@gmail.com

دسته‌ها: مهندسی برق