در ادامه مطلب می توانید تکه هایی از ابتدای این پایان نامه را بخوانید

دانشگاه آزاد اسلامی

واحد تهران جنوب

دانشکده تحصیلات تکمیلی

پایان نامه برای دریافت درجه کارشناسی ارشد

مهندسی برق – الکترونیک

عنوان:

ارائه روشی برای تضمین قابلیت اطمینان و تحمل پذیری خطا در شبکه های روی تراشه

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی گردد

تکه هایی از متن به عنوان نمونه :
(ممکن می باشد هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود اما در فایل دانلودی همه چیز مرتب و کامل می باشد)
چکیده
امروزه می توان طراحی سیستم های با پیچیدگی بالا را براساس مرتبط کردن هسته ها و مولفه های از پیش طراحی شده انجام داد. علت های اصلی این امر: پیچیدگی سنکرون سازی عمومی روی تراشه، ضرورت بهره گیری مجدد از اجزاء سخت افزاری و نرم افزاری تا حد ممکن، نیاز به پهنای باند بالا در ارتباطات تراشه ای، هزینه بالای طراحی، نیاز به روش های ساده برای پیاده سازی پردازش موازی، و ناهمگن بودن ویژگی ها و عملکردهای سیستم می باشد. معماری جدیدی که برای برآورده کردن این نیازها پیشنهاد شده می باشد شبکه روی تراشه نام دارد. شبکه روی تراشه یک وسیله ارتباطی در محیط سیستم روی تراشه می باشد که هدف اصلی آن فراهم کردن زیربنایی موثر برای ارتباطات قابل پیکربندی تعداد دلخواهی منبع می باشد. ساختار شبکه روی تراشه فعلی، شامل منابع و سوئیچ هایی می باشد که به صورت یک مش متصل شده اند و هر منبع دیگری (پردازنده، حافظه، بلاک از پیش طراحی شده و…) نیز می تواند به این مش اضافه گردد. شبکه روی تراشه براساس الگوی سنکرون محلی – اسنکرون عمومی کار می کند که ارتباط در داخل یک منبع به صورت سنکرون انجام می گردد اما ارتباط بین منابع اسنکرون می باشد. سنکرون سازی به وسیله فرستادن پیغام هایی در تمام شبکه روی تراشه به وجود می آید. کلیه اعمال ارتباطی، مسیریابی و ذخیره سازی بین منابع، توسط سوئیچ ها انجام می گردد. در طراحی این تراشه بایستی آغاز تعداد سوئیچ ها، توپولوژی شبکه، تعداد و نوع منابع مشخص گردد و سپس برای داشتن کارآیی بالا بایستی پارامترهای کمی همچون تأخیر، پهنای باند، توان مصرفی و مساحت بهره گیری شده و پارامترهای کیفی همچون قابلیت دوباره پیکربندی شبکه (استاتیک، دینامیک) کیفیت سرویس و… در نظر گرفته گردد. اما در ساخت این تراشه ها، هنوز مشکلاتی نظیر هزینه ارتباطات بین مولفه ها و احتمال بروز خرابی های غیرقابل پیش بینی در مولفه ها و مدارات ارتباطی هست. از این رو تحمل پذیری خطا در ارتباطات، تأثیر مهمی در گسترش معماری شبکه روی تراشه دارد. در این پروژه روش های مختلف تحمل پذیری خطا در شبکه های روی تراشه و شبکه های کامپیوتری مورد مطالعه و تحلیل قرار گرفته و یک روش جدید ارائه شده می باشد.
مقدمه
طراحی سیستم های بسیار بزرگ و پیچیده روی یک تراشه واحد مشکل می باشد و از قانون خاصی نیز تبعیت نمی کند. صنعت EDA کوشش می کند با فراهم کردن ابزار و متدولوژی های مورد نیاز، به کارگیری مجدد قطعات، ساختارها و کاربردها را امکان پذیر سازد. از آنجا که نیاز به سازماندهی تعداد زیادی از هسته های IP در یک تراشه با بهره گیری از زیرساخت ارتباطی استاندارد در طراحی SOC احساس می گردید، این موضوع آغاز طراحان را به بهره گیری از روش طراحی مبتنی بر بستر رهنمون گردانید. بسترها تنها دارای ارتباطات مبتنی بر گذرگاه هستند. پس طراح بایستی با پیکره بندی و برنامه ریزی هسته های IP متصل شونده به گذرگاه ها، سیستم جدید را ایجاد می نمود. اما کم کم احساس نیاز به نوع کارآمدتری از شبکه ارتباطات احساس می گردید، که بتوانند ارتباطات در SOC های بزرگ و پیچیده را طرفداری کند. بدین ترتیب ایده شبکه روی تراشه مطرح گردید. اولین حسن NOC آنست که راه حلی برای معضلات الکتریکی در تکنولوژی های زیر میکرون به حساب می آید زیرا سیم کشی های عمومی و حجیم را ساختاربندی و مدیریت می کند. به علاوه، کارآمدتر، قابل اطمینان تر و مقیاس پذیرتر نسبت به گذرگاه های معمول می باشد. شبکه قابل پیکره بندی و مقیاس پذیر روی تراشه، بستر انعطاف پذیری می باشد که می تواند با نیازهای کاربردهای مختلف منطبق گردد. اما در ساخت این تراشه ها، هنوز مشکلاتی نظیر هزینه ارتباطات بین مولفه ها و احتمال بروز خرابی های غیرقابل پیش بینی در مولفه ها و مدارات ارتباطی هست. از اینرو تحمل پذیری خطا در ارتباطات، تأثیر مهمی در گسترش معماری شبکه روی تراشه دارد. در این پروژه روش های مختلف تحمل پذیری خطا در شبکه های روی تراشه و شبکه های کامپیوتری مورد مطالعه و تحلیل قرار گرفته و یک روش جدید ارائه شده می باشد. ادامه پایان نامه به صورت زیر می باشد: فصل اول به اظهار هدف و پیشینه پژوهش می پردازد. فصل دوم مروری بر خصوصیات شبکه و شبکه های سوئیچینگ بسته ای که برای شبکه روی تراشه پیشنهاد شده اند داشته، روش های طراحی شبکه روی تراشه را معرفی می کند. فصل سوم خرابی ها، روش های مدلسازی خرابی و الگوریتم های تحمل پذیر خطای موجود برای شبکه روی تراشه را تبیین می دهد. فصل 4 به تشریح الگوریتم پیشنهادی می پردازد. فصل 5 در ارتباط با جزئیات شبیه سازی و ارزیابی نتایج شبیه سازی می باشد. نتیجه گیری کلی و پیشنهادات نیز در ادامه ارائه شده اند.
تعداد صفحه : 113
قیمت : 14700 تومان

 

این مطلب رو هم توصیه می کنم بخونین:   سمینار ارشد مهندسی برق الکترونیک: طراحی ترانزیستورهای ماسفت سرعت بالا

***

—-

پشتیبانی سایت :       

****         serderehi@gmail.com

دسته‌ها: مهندسی برق

دیدگاهتان را بنویسید