در ادامه مطلب می توانید تکه هایی از ابتدای این پایان نامه را بخوانید

دانشگاه آزاد اسلامی

واحد تهران جنوب

دانشکده تحصیلات تکمیلی

“M.Sc” سمینار برای دریافت درجه کارشناسی ارشد

مهندسی برق – الکترونیک

عنوان:

مطالعه ساختارهای SiGe بر روی عایق (SGOI) برای کاربرد در فن آوری CMOS

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی گردد

تکه هایی از متن به عنوان نمونه : (ممکن می باشد هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود اما در فایل دانلودی همه چیز مرتب و کامل می باشد)
چکیده
در فصل اول کانال سیلسیمی تحت تنش و انواع روشهای ایجاد تنش در کانال اظهار می گردد.
در فصل دوم به مطالعه فیزیک تنش در سیلسیم پرداخته می گردد و تأثیر تنش روی نوارهای هدایت و ظرفیت و جزئیات مربوط به هر کدام از نوارهای ظرفیت و هدایت اظهار می گردد هم چنین به تأثیر تنش روی قابلیت حرکت نیز تصریح میشود.
در فصل سوم پیرامون ترانزیستورهای MOSFET سیلسیمی روی عایق تبیین داده می گردد و سپس انواع این ماسفتها، ویژگیها، مزایا و معایب هر یک مطالعه میگردد.
و در نهایت نیز به بعضی از روش ها و رهیافتهای جدید که برای بهبود عملکرد ماسفت در آینده کاربرد دارد، تصریح می گردد.
مقدمه:
در سال 1965، Gardon Moor پیش بینی نمود تعداد ترانزیستورها در مدار مجتمع، هر 18 تا 24 ماه، دو برابر میشود اما، به واسطه تکنولوژی قطعات پیشرفته این قانون در سالهای بعدی با چالشهای زیادی روبرو گردید.
مزایای کوچک شدن ترانزیستورها عبارت می باشد از: کاهش منبع تغذیه، افزایش سرعت و جریان ترانزیستورها و نرخ بالای جریان روشن به جریان خاموشی در ولتاژ منبع پایین تر.
با پیشرفت تکنولوژی به ناحیه ی زیر میکرون، حفظ بهبود عملکرد در هر تولیدی، فقط به وسیله انجام مقیاس، به مسئله مشکل و پیچیده ای تبدیل شده می باشد. مقیاس کردن عمق و عرض نواحی سورس و درین، مقدار بار آزاد را کاهش می دهد و منجر به افزایش غیر قابل پذیرشی در مقاومت قطعه می گردد. اثرات طفیلی بسیاری مانند roll off ولتاژ آستانه، کاهش سد پتانسیل درین، سوراخ شدن ولتاژ آستانه، کاهش سد پتانسیل درین، سوراخ شدن کوتاه خوانده می شوند، در نهایت مقیاس کردن را محدود خواهند نمود. به علت این موانع تحقیقات 10 الی 15 سال اخیر، بر روی روشهای مؤثر برای حفظ عملکرد بالای قطعه و مصرف توان پایین، متمرکز شده می باشد.
همان گونه که گفته گردید مزایای عملی مقیاس کردن به علت محدودیت های اقتصادی و فیزیکی در حال کاهش می باشد و راه حل های جدیدی پیشنهاد شده می باشد. یکی از این روش ها تغییر در کانال سیلسیمی ماسفت ها می باشد که امکان افزایش قابلیت حرکت حامل و به نوبه ی خود افزایش جریان را به وجود می آورد. در مجموع ساختارهای چند کاناله با لایه های SiGe تحت تنش فشرده و سیلسیم تحت تنش کششی به گونه متقارن قابلیت حرکت را برای هردوی الکترون و حفره افزایش خواهند داد و نیز تلفیق SOI به CMOS و بهره گیری از اکسید مدفون در زیر توده سیلسیم مزایایی شامل کاهش ظرفیت خازنی پیوند، افزایش چگالی مدار (به علت عایق بندی محکم) و کاهش قفل شدگی را ایجاد می کند. با پذیرش Si تحت تنش و SOI، نتیجه مطلوبی از ترکیب این تکنولوژی حاصل میشود.
فصل اول
سیلسیم تحت تنش
1-1) کانال سیلسیم تحت تنش
ایده بهره گیری از سیلسیم تحت تنش درکانال ماسفت تقریباًً به بیش از 2 دهه بر می گردد. جریان اشباع ماسفت به وسیله معادله زیر اظهار میشود.
از این معادله می توان گفت: با کاهش طول کانال ترانزیستور، جریان افزایش می یابد. امروزه، معضلات اثر طفیلی، ساخت قطعات با مقیاس بندی بیشتر را با مشکل مواجه کرده می باشد. با در نظر داشتن معادله فوق دریافت میشود که از طریق قابلیت حرکت نیز می توان جریان ماسفت را افزایش داد. برای انجام این کار، می توان قطعه را روی یک لایه از سیلسیم تحت تنش ساخت. با داشتن یک کانال با سیلسیم تحت تنش قابلیت حرکت حامل در کانال افزایش می یابد. مزیت دیگر تکنولوژی سیلسیم تحت تنش این می باشد که می توان یک شیب زیر آستانه ثابت را حفظ نمود. با بهره گیری از شیب زیر آستانه ثابت، یک قطعه می تواند برای داشتن ولتاژ آستانه بالاتری نسبت به حالت بدون تنش طراحی گردد. با افزایش ولتاژ آستانه، جریان کم می گردد اما، به گونه هم زمان جریان حالت خاموشی نیز، به مقدار قابل ملاحظه ای کاهش می یابد.
تعداد صفحه : 55
قیمت : 14700 تومان

 

این مطلب رو هم توصیه می کنم بخونین:   پایان نامه ارشد مهندسی برق الکترونیک: تعیین محدوده واکه ها در سیگنال گفتار پیوسته

***

—-

پشتیبانی سایت :       

****         serderehi@gmail.com

دسته‌ها: مهندسی برق

دیدگاهتان را بنویسید